什么是中断优先级？什么是中断优先级？中断优先级的处理原则是“高优先级中断可以中断低优先级中断，低优先级中断不能中断高优先级中断”。中断优先级的处理原则是什么？中断分组和中断优先级是什么？在常见的中断优先级中，中断优先级0最高，如何确定51单片机各中断的优先级51单片机有两级中断，高优先级和低优先级，如果是同级中断，则按照中断向量的大小进行优先级排序。

51基本型有五个中断:两个定时器中断(T0T1)，两个外部中断(p3.2的INT0和P3.3的INT1)和一个串口中断。优先级在寄存器8BH中设置，对应于设置位的中断优先。中断系统是指能够实现中断功能的硬件和软件。有五个中断源，外部中断0，定义为INT0定时器/计数器0，定义为T0，外部中断1，定义为INT1计时器/计数器1，

PT0、PX1、PT1、PS扩展数据:为了使系统能够及时响应和处理所有中断，系统根据引起中断的事件的重要性和紧急程度，将中断源分为若干级，称为中断优先级。引入多级中断是因为:为了使系统能够及时响应和处理紧急中断而不丢失中断信号，在计算机发展的早期，中断系统的硬件是根据各种中断的严重程度来设计的，这样中断响应就可以有优先级。

MCS51单片机可以设置两个优先级。为了使系统及时响应和处理所有的中断，系统根据引起中断的事件的重要性和紧急程度，将中断源分为几个级别，称为中断优先级。同一级别的中断源同时发送中断请求，即该进程中所有中断源属于同一级别，所有中断请求触发器排成一行，优先级顺序是越靠近CPU优先级越高，即CPU先响应最靠近CPU的中断源。

扩展数据:在实际系统中，经常会遇到多个中断源同时请求中断的情况。这时，CPU必须决定首先服务哪个中断源，以及服务的顺序。解决方法是中断优先级排队，即根据中断源请求的优先级，安排中断处理的优先级，也叫优先级，优先级最高的中断请求先响应。另外，CPU在处理一个中断时，应该能够响应另一个优先级更高的中断请求，屏蔽同级或下级的中断请求，形成中断嵌套。

51 MCU有两级中断，高优先级和低优先级。如果是同级中断，按照中断向量大小排序优先级顺序。默认优先级似乎是一致的，可以通过修改寄存器来修改优先级。MCU中断的优先级由以下因素决定:1 .系统的默认优先级:外部中断0、定时器中断0、外部中断1、定时器中断1和串行中断。2.优先级由IP寄存器决定。当IP对应于位置1时，中断水平增加。当两者都为1时，显示默认级别。

看本书就知道具体设置了。只有自己解决问题，才能真正掌握。优先级，只有两个优先级，也就是说，如果有多个中断，只有其中一个优先级最高，其他的都是同等对待。MCU已经设置了中断优先级，所以进入中断处理功能时可以关闭总中断。要在C51中设置中断优先级，需要配置中断寄存器IP。具体数值需要根据用户需求的优先顺序来确定。具体设置方法是直接写以下C语言语句:IP06H//如果五个中断同时发生，响应顺序是:定时器0 >外部中断1 >外部中断0 >串行中断。以下是IP寄存器中各位(共8位)的含义:PX0(IP.0)，外部中断0优先级设置位；

PX1(IP.2)，外部中断0优先级设置位；PT1(IP.3)，定时器/计数器T1的优先级设置位；PS(IP.4)，串口优先级设置位；PT2(IP.5)，定时器/计数器T2(80c 52的T2)，IP.6，IP.7的优先级设置位无意义，均为C51中PT2也设置为0)。

0高。中断优先级是指CPU在向CPU发送中断请求时，根据不同的中断类型和优先级的响应顺序。在这种情况下，中断优先级值越低，优先级越高，CPU对它的响应越快。在常见的中断优先级中，中断优先级0最高。为了使系统能够及时响应和处理所有中断，系统根据引起中断的事件的重要性和紧急程度，将中断源分为几个级别，称为中断优先级。

抢占式优先级就是所谓的抢占式优先级。比如一个设置为0，一个设置为2，如果0来了，2挂起，0会立即执行。从机优先级用于设置中断的执行顺序。当两个中断来临时，优先级高的一个会执行另一个，但是同一个优先级不同的从机不能抢占优先级低的一个。STM32(CortexM3)中有两个优先级的概念:抢占式优先级和响应式优先级。有人称响应优先级为‘次优先级’或‘次优先级’，每个中断源都需要被赋予这两个优先级。

当两个中断源的抢占优先级相同时，两个中断之间不会有嵌套关系。当一个中断到达时，如果正在处理另一个中断，则在处理完前一个中断之前，不会处理传入的中断。如果这两个中断同时到达，中断控制器根据它们的响应优先级决定先处理哪一个；如果它们的抢占优先级和响应优先级相等，那么根据它们在中断表中的排序来决定哪一个应该首先被处理。

首先，设置中断优先级分组。ATRCR>PRIGROUP设置所需的中断优先级分组，3 > 16 group，0SUB。4 > 8组，2子组.5 \\u 4组，4子组.6 \\u 2组，8子组.7 \\u 0组，16子组.然后，设置中断优先级。NVIC÷IPRx，这对于高4位有效。集合数据参考上述分组情况并定义其自己的组和子组。

CPU对中断系统和中断源的所有中断的开启和屏蔽由中断使能寄存器IE控制。EX0(即0)，外部中断0使能；ET0(即1)，定时器/计数器T0中断使能位；EX1(即2)，外部中断0使能位；ET1(即3)，定时器/计数器T1中断使能位；ES(IE.4)，串口中断使能位；EA(IE.7)，CPU中断使能(总是使能)位。

中断优先级是指多个中断同时发生时，系统赋予每个中断的优先级。中断优先级越高，中断对系统的影响就越大，中断优先级的处理原则是“高优先级中断可以中断低优先级中断，低优先级中断不能中断高优先级中断”。如果当前正在处理低优先级中断，并且出现高优先级中断，系统将立即停止处理低优先级中断并切换到处理高优先级中断，然后在处理高优先级中断后返回处理低优先级中断。